外延層是在晶圓的基礎上，經過外延工藝生長出特定單晶薄膜，襯底晶圓和外延薄膜合稱外延片。其中在導電型碳化硅襯底上生長碳化硅外延層制得碳化硅同質外延片，可進一步制成肖特基二極管、MOSFET、 IGBT 等功率器件，其中應用最多的是4H-SiC 型襯底。

圖1.單極型器件外延層的摻雜濃度和厚度

與阻斷電壓關系曲線

碳化硅外延層的制備方法主要有：蒸發生長法；液相外延生長（LPE）；分子束外延生長（MBE）;化學氣相沉積（CVD）。這里對這幾種制備方法做了一個基本的總結，見表1。化學氣相沉積（CVD）法是目前工廠大批量生產用的主要方法。

表1. 外延層主要制備方法的比較

在有一定傾斜角度的偏軸{0001}襯底上，如圖2(b)示意圖，臺階面的密度很大而且臺階面很小，晶體成核不容易在臺階面上發生，多發生在臺階的并入點出，這里只存在一種成核鍵位。所以外延層可以完美地復制襯底的堆垛次序，消除多型體共存的問題。

圖2. 4H-SiC臺階控制外延法的物理過程示意圖

圖3. 4H-SiC臺階控制外延法CVD生長臨界條件

圖4. 4H-SiC外延中不同硅源下的生長速率比較

目前在中低壓應用領域（比如1200伏器件），碳化硅外延的技術相對成熟。它的厚度均勻性、摻雜濃度均勻性以及缺陷分布可以做到相對較優的水平，基本可以滿足中低壓 SBD、MOS、JBS 等器件需求。

但在高壓領域，目前外延片需要攻克的難關還很多。比如10000伏的器件需要的外延層厚度為100μm左右，該外延層的厚度和摻雜濃度均勻性比低壓器件的外延層差很多，尤其是摻雜濃度的均勻性，同時它的三角缺陷也破壞了器件的整體性能。在高壓應用領域，器件的類型趨向于使用雙極器件，對外延層的的少子壽命要求比較高，也需要優化工藝來提高少子壽命。

當前國內外延主要以 4 英寸和 6 英寸為主，大尺寸碳化硅外延片占比逐年遞增。碳化硅外延尺寸主要受制于碳化硅襯底尺寸，當前 6 英寸碳化硅襯底已經實現商用，因此碳化硅襯底外延也逐漸從 4 英寸向 6 英寸過渡。

隨著碳化硅襯底制備技術的提升及產能擴張，碳化硅襯底價格正在逐步降低。在外延片價格構成中，襯底占據了外延 50%以上的成本，隨著襯底價格的下降，碳化硅外延價格也有望降低。

免責聲明：本文采摘自網絡，本文僅代表作者個人觀點，不代表薩科微及行業觀點，只為轉載與分享，支持保護知識產權，轉載請注明原出處及作者，如有侵權請聯系我們刪除。