FinFET試圖克服晶體管遇到的最糟糕類型的短溝道效應(yīng)，同時(shí)使芯片能夠以更低的成本實(shí)現(xiàn)更高的性能指標(biāo)。自從半導(dǎo)體取得突破以來，縱觀集成電路設(shè)計(jì)的歷史，摩爾定律——即一塊硅上的晶體管數(shù)量每兩年翻一番，而且將一直保持不變。隨著代工廠開發(fā)越來越先進(jìn)的工藝節(jié)點(diǎn)以滿足消費(fèi)者的需求，當(dāng)今先進(jìn)處理器上的晶體管數(shù)量達(dá)到數(shù)百億。這與1970年代中期只有幾千個(gè)晶體管的處理器相去甚遠(yuǎn)，這在當(dāng)時(shí)是[敏感詞]的。

推動(dòng)半導(dǎo)體行業(yè)發(fā)展并使今天的芯片成為可能的關(guān)鍵技術(shù)趨勢之一是采用FinFET工藝。另一種有前途的技術(shù)是環(huán)柵(GAA)晶體管。這提供了柵極和溝道之間最顯著的電容耦合。GAA FinFET的問題在于它只是一個(gè)臨時(shí)解決方案。它可能只持續(xù)幾十年。然而，它很可能成為FinFET的未來替代品，至少在有人提出全新的晶體管架構(gòu)之前是這樣。

什么是FinFET？

提到FET，學(xué)電子的人都比較熟悉，F(xiàn)ET就是Field-Effect Transistor，場效應(yīng)管。FET是一種常見的三端口半導(dǎo)體器件，比較常見的是JFET（結(jié)型場效應(yīng)晶體管）和金屬氧化物場效應(yīng)管MOSFET。下圖給出了常見的場效應(yīng)管的工作示意圖，

那么FinFET到底是什么呢？

FinFET被稱為鰭式場效應(yīng)晶體管，是一種新的互補(bǔ)式金屬氧化物半導(dǎo)體晶體管。該項(xiàng)技術(shù)的發(fā)明人是加州大學(xué)伯克利分校的胡正明教授。

FinFeT與平面型MOSFET結(jié)構(gòu)的主要區(qū)別在于其溝道由絕緣襯底上凸起的高而薄的鰭構(gòu)成，源漏兩極分別在其兩端，三柵極緊貼其側(cè)壁和頂部，用于輔助電流控制，這種鰭形結(jié)構(gòu)增大了柵圍繞溝道的面，加強(qiáng)了柵對溝道的控制，從而可以有效緩解平面器件中出現(xiàn)的短溝道效應(yīng)，大幅改善電路控制并減少漏電流，也可以大幅縮短晶體管的柵長，也正由于該特性，F(xiàn)inFET無須高摻雜溝道，因此能夠有效降低雜質(zhì)離子散射效應(yīng)，提高溝道載流子遷移率。

與傳統(tǒng)的二維平面晶體管相比，F(xiàn)inFET（鰭式場效應(yīng)晶體管）是一種具有高架溝道（Fin）的三維晶體管，柵極環(huán)繞該溝道。

臺積電于2002年12月演示了[敏感詞]個(gè)僅在0.7伏電壓下工作的25納米FinFET晶體管。然而，直到2012年，[敏感詞]個(gè)商用22nmFinFET面世，隨后對FinFET架構(gòu)的改進(jìn)使得在提高性能和減少面積方面取得了長足的進(jìn)步。

由于其結(jié)構(gòu)，F(xiàn)inFET產(chǎn)生較低的泄漏功率并實(shí)現(xiàn)更高的器件密度。它們還可以在較低電壓下運(yùn)行并提供高驅(qū)動(dòng)電流。所有這些加在一起意味著可以在更小的區(qū)域內(nèi)集成更多的性能，從而降低每單位性能的成本。

FinFET與平面晶體管（例如 MOSFET）
出于多種原因，設(shè)計(jì)人員選擇使用FinFET器件而不是傳統(tǒng)的平面晶體管（如MOSFET）。增加計(jì)算能力意味著增加計(jì)算密度。當(dāng)然需要更多的晶體管來實(shí)現(xiàn)這一點(diǎn)，這會導(dǎo)致更大的芯片。然而，出于實(shí)際原因，保持面積大致相同很重要。獲得更多計(jì)算能力的一種方法是縮小晶體管的尺寸，但隨著晶體管尺寸的減小，漏極和源極之間的距離會縮小柵極控制溝道區(qū)電流的能力。因此，平面MOSFET會受到短溝道效應(yīng)的影響。

簡而言之，與傳統(tǒng)平面MOSFET技術(shù)相比，F(xiàn)inFET器件表現(xiàn)出卓越的短溝道行為、更短的開關(guān)時(shí)間和更高的電流密度。

三、FinFET的優(yōu)缺點(diǎn)
與其他晶體管技術(shù)相比，F(xiàn)inFET具有幾個(gè)關(guān)鍵優(yōu)勢，使其非常適用于需要更高功率和性能的應(yīng)用：
（1）更好的渠道控制；
（2）抑制短通道效應(yīng)；
（3）更快的切換速度；
（4）更高的漏極電流；
（5）較低的開關(guān)電壓；
（6）更低的功耗。

當(dāng)然，也有缺點(diǎn)。它們的一些缺點(diǎn)包括：
（1）電壓閾值難以控制；
（2）三維輪廓導(dǎo)致更高的寄生效應(yīng)；
（3）非常高的電容；
（4）造價(jià)高。

FinFET的溝道一般是輕摻雜甚至是不摻雜的，它避免了離散的額摻雜原子的散射作用，同重?fù)诫s的平面器件相比，其載流子的遷移率會大大提高。FinFET機(jī)構(gòu)增大了柵極對溝道的控制面積，使得柵控能力大大增強(qiáng)，從而可以有效抑制短溝道效應(yīng)，減小亞閾值泄露電流。亞閾值擺幅S是衡量晶體管開啟與關(guān)斷狀態(tài)之間相互轉(zhuǎn)換速率的性能指標(biāo)，它代表源漏電流變化十倍所需要柵電壓的變化量，S越小意味著開啟關(guān)斷速率越快。由于短溝道效應(yīng)的抑制和柵控能力的增強(qiáng)，F(xiàn)inFET器件可以使用比平面器件更厚的柵氧化物，從而可以減小柵泄露電流。更強(qiáng)的柵控能力允許大幅縮短晶體管的柵長，從而進(jìn)一步減小面積。

1、綜合看來，與平面器件相比，F(xiàn)INFET結(jié)構(gòu)具有更好的溝道控制能力和更好的亞閾值斜率，可以提供更小的泄露電流和更小的柵極延遲以及更大的電流驅(qū)動(dòng)能力，具有多方面的優(yōu)勢，在22nm技術(shù)代及以下有著良好的應(yīng)用前景。

2、MOS晶體管是具有漏極、源極、柵極和襯底的4端子器件。圖1顯示了NMOS的3維結(jié)構(gòu)。NMOS晶體管形成在p型硅襯底（也稱為本體）上。在器件的頂部中心部分，形成一個(gè)低電阻率的電極，它通過一個(gè)絕緣體與本體分開。通常，使用n型或p型重?fù)诫s的多硅作為柵極材料。這里，使用二氧化硅（SiO 2或簡單的氧化物）作為絕緣體。通過將供體雜質(zhì)植入基板的兩側(cè)，形成源極和漏極。

3、對于傳統(tǒng)的MOS結(jié)構(gòu)，隨著溝道長度的縮小，柵極不能完全控制通道，這是不希望看到的。其影響之一是從漏極到源極引起更多的亞閾值泄漏，這從功耗角度來看不是很好。

FinFET的主要特點(diǎn)是，溝道區(qū)域是一個(gè)被柵極包裹的鰭狀半導(dǎo)體。沿源漏方向的鰭的長度，為溝道長度。柵極包裹的結(jié)構(gòu)增強(qiáng)了柵的控制能力， 對溝道提供了更好的電學(xué)控制，從而降低了漏電流，抑制短溝道效應(yīng)。 然而FinFET有很多種，不同的FinFET有不同的電學(xué)特性。
 

下面根據(jù)襯底類型、溝道的方向、柵的數(shù)量、柵的結(jié)構(gòu)，分別給予介紹。SOI FinFET 和體FinFET。根據(jù)FinFET襯底，F(xiàn)inFET可以分成兩種。一種是SOI FinFET，一種是體FinFET。FinFET形成在體硅襯底上。由于制作的工藝不同，相比于SOI襯底，體硅襯底具有低缺陷密度，低成本的優(yōu)點(diǎn)。此外，由于SOI襯底中埋氧層的熱傳導(dǎo)率較低，體硅襯底的散熱性能也要優(yōu)于SOI襯底。

Buk FinFET，SOI FinFET具有近似的寄生電阻、寄生電容，從而在電路水平上可以提供相似的功率性能。但是 SOI 襯底的輕鰭摻雜FinFET，相比于Buk FinFET，表現(xiàn)出較低的節(jié)電容，更高的遷移率和電壓增益的電學(xué)性能。 

FinFET到底有多牛？

對于場效應(yīng)管，我們最常用的是MOSFET，全稱是金屬氧化物半導(dǎo)體場效應(yīng)管：Metal Oxide Semiconductor Field Effect Transistor。 

MOSFET在1960年由貝爾實(shí)驗(yàn)室（Bell Lab.）的D. Kahng和 Martin Atalla首次實(shí)作成功，這種元件的操作原理和1947年蕭克萊（William Shockley）等人發(fā)明的雙載流子結(jié)型晶體管（Bipolar Junction Transistor,BJT）截然不同，且因?yàn)橹圃斐杀镜土c使用面積較小、高整合度的優(yōu)勢，在大型集成電路（Large-Scale Integrated Circuits,LSI）或是超大型集成電路（Very Large-Scale Integrated Circuits,VLSI）的領(lǐng)域里，重要性遠(yuǎn)超過BJT。

但是MOSFET發(fā)明至今已有六十多年歷史，隨著半導(dǎo)體制程工藝的進(jìn)步，MOSFET的限制越來越明顯。我們知道，在 MOSFET 中，柵極長度（Gate length）大約 10 奈米，是所有構(gòu)造中最細(xì)小也最難制作的，因此我們常常以柵極長度來代表半導(dǎo)體工藝的進(jìn)步程度，這就是所謂的工藝線寬。
 

柵極長度會隨工藝技術(shù)的進(jìn)步而變小，從早期的 0.18 微米、0.13 微米，進(jìn)步到 90 納米、65 納米、45 納米、22 納米，到目前[敏感詞]工藝 10 納米。當(dāng)柵極長度愈小，則整個(gè) MOSFET 就愈小，而同樣含有數(shù)十億個(gè) MOSFET 的芯片就愈小，封裝以后的集成電路就愈小，最后做出來的手機(jī)就愈小。 

10 納米到底有多小呢？細(xì)菌大約 1 微米，病毒大約 100 納米，換句話說，人類現(xiàn)在的工藝技術(shù)可以制作出只有病毒 1/10（10 納米）的結(jié)構(gòu)，厲害吧！但是當(dāng)柵極長度縮小到 20 納米以下的時(shí)候，遇到了許多問題，其中最麻煩的是當(dāng)閘極長度愈小，源極和漏極的距離就愈近，柵極下方的氧化物也愈薄，電子有可能偷偷溜過去產(chǎn)生漏電（Leakage）；

另外一個(gè)更麻煩的問題，原本電子是否能由源極流到漏極是由閘極電壓來控制的，但是柵極長度愈小，則柵極與通道之間的接觸面積（圖一紅色虛線區(qū)域）愈小，也就是閘極對通道的影響力愈小，要如何才能保持閘極對通道的影響力（接觸面積）呢？因此美國加州大學(xué)伯克萊分校胡正明、 Tsu-Jae King-Liu、Jeffrey Bokor 等三位教授發(fā)明了鰭式場效晶體管（Fin Field Effect Transistor，F(xiàn)inFET），把原本 2D 構(gòu)造的 MOSFET 改為 3D 的 FinFET，如圖所示，因?yàn)闃?gòu)造很像魚鰭 ，因此稱為鰭式（Fin）。

由圖中可以看出原本的源極和漏極拉高變成立體板狀結(jié)構(gòu)，讓源極和漏極之間的通道變成板狀，則柵極與通道之間的接觸面積變大了（圖二[敏感詞]的氧化物與下方接觸的區(qū)域明顯比圖一紅色虛線區(qū)域還大），這樣一來即使柵極長度縮小到 20 納米以下，仍然保留很大的接觸面積，可以控制電子是否能由源極流到汲極，因此可以更妥善的控制電流，同時(shí)降低漏電和動(dòng)態(tài)功率耗損，所謂動(dòng)態(tài)功率耗損就是這個(gè) FinFET 由狀態(tài) 0 變 1 或由 1 變 0 時(shí)所消耗的電能，降低漏電和動(dòng)態(tài)功率耗損就是可以更省電的意思。

FinFET是柵極長度縮小到 20 納米以下的關(guān)鍵，擁有這個(gè)技術(shù)的工藝與專利，才能確保未來在半導(dǎo)體市場上的競爭力。當(dāng)然場效應(yīng)管也不是一成不變的，F(xiàn)inFET也不會是最終的選項(xiàng)，其演進(jìn)一直在進(jìn)行中。

在過去的 17 年中，CMOS 技術(shù)在制造和建筑中使用的材料方面取得了重大進(jìn)展。[敏感詞]個(gè)巨大飛躍是在 90 nm 技術(shù)節(jié)點(diǎn)引入應(yīng)變工程。隨后的步驟是具有 45 nm 高 k 電介質(zhì)的金屬柵極，以及 22 nm 節(jié)點(diǎn)的 FinFET 架構(gòu)。2012 年標(biāo)志著[敏感詞]個(gè)商用 22nm FinFET 的誕生。FinFET 架構(gòu)的后續(xù)改進(jìn)提高了性能并減少了面積。FinFET 的 3D 特性具有許多優(yōu)勢，例如增加鰭片高度以在相同的占位面積下獲得更高的驅(qū)動(dòng)電流。

下圖顯示了 MOSFET 結(jié)構(gòu)的演變：雙柵、三柵、pi 柵、omega 柵和環(huán)柵。由于結(jié)構(gòu)簡單且易于制造，雙柵極和三柵極 FinFET 很常見。盡管 GAA 器件是在 FinFET 之前提出的，但后者更適合執(zhí)行生產(chǎn)。

未來，到底屬于那種技術(shù)，讓我們拭目以待，并努力向前。

國產(chǎn)EDA新銳概倫電子與FinFET之父－胡正明院士
雖然概倫電子成立于2010年，但是在成立之處就和創(chuàng)始人的關(guān)聯(lián)公司ProPlus有過深度的技術(shù)/人才合作，而ProPlus正和劉志宏和胡正明教授在1993年創(chuàng)立的BTA有傳承關(guān)系。

概倫電子在2020年并購的博達(dá)微科技也可以追溯至胡正明教授：